SEMICON Taiwan 剛落幕，券商現場報告一致指出半導體擴展瓶頸已從電晶體微縮轉向後段的系統整合。AI 算力競賽不再只是先進製程的獨角戲，而是由封裝、測試、熱管理及成熟製程周邊晶片共同決定的系統工程。這項轉變之所以重要，在於資本市場對半導體的評價架構正在重構。聯電鎖漲停、力積電大漲逾 6%，印證了需求正由單顆加速晶片擴散到整個伺服器機架的次級零組件。中經院 8 月供應鏈指數的新增訂單衝上 73.1，顯示供需緊俏已不僅限於最先進節點，整個半導體金字塔的底座正被 AI 算力全面拉動。

系統整合取代電晶體成為算力瓶頸

台積電在論壇展示 CoWoS 光罩尺寸將由 5.5 倍邁向 9 倍乃至超過 14 倍的藍圖，可實現約 48 倍電晶體整合與 30 倍頻寬，但功耗隨之飆升。日月光與力成等封裝大廠正加速推進面板級封裝與橋接技術，試圖突破基板利用率並降低單位成本。然而，面板翹曲、重佈線層均勻性與高良率門檻，仍是商業量產的硬障礙。與此同時，散熱設計從雙層熱界面材料走向無蓋封裝與微流道冷卻，甚至可能在長期重構水冷板業者的價值鏈。當伺服器晶片的迭代週期從數年壓縮至數個月，設備與材料業者的研發驗證時程被迫腰斬，整個生態系正在封裝與散熱極限邊緣奔跑。

測試複雜度增速超越晶片出貨量

晶片設計成本結構正發生翻轉，先進封裝與測試如今占據高達 75% 的成本，邏輯晶粒僅占 25%。每台 AI 裝置內部塞入更多高頻寬記憶體、高速連結與未來光學介面，使得檢驗與量測的密集度大幅超越終端出貨量的成長幅度。業界品質檢驗邏輯全面由出廠前的合格篩選，前移至製程中的分散式驗證，包含細間距探針、熱感知測試與系統級驗證。面對高達兩萬針腳且尺寸超過 100 毫米的龐大封裝，測試座與探針卡必須在保護錫球的前提下承受極端應力，高規格產品單價較主流方案高出 3 成。測試介面廠的價值量，正隨著晶片容錯率降至零而急遽放大。

機架架構驅動成熟製程與光互連分化

AI 需求的外溢效應呈現截然不同的兩種節奏。一方面，資料中心從單一加速器走向整櫃式伺服器架構，帶動了電源管理、類比元件、介面與控制晶片的龐大需求，這類晶片並不需要最昂貴的微縮製程，卻是整機運作的剛性配套，直接為成熟製程代工廠注入結構性訂單動力。另一方面，市場高度期待的共同封裝光學（CPO）技術，儘管被視為突破銅線傳輸極限的關鍵解方，但設備廠與封裝端坦承目前仍處於主動對位與固化等設備驗證期，量產線尚未成形。產業共識將光學互連大規模放量時點推遲至 2027 年之後，顯示短線與長線受益環節的落地時間存在顯著落差。

這場半導體擴張週期的本質是節奏分歧。成熟製程與周邊零組件是當下最快轉化為營收的即期紅利；測試與探針介面的價值提升最具備獲利防禦力；而次世代封裝與光學互連則是長達數年的重資本競賽。後續觀察重點在於晶圓代工成熟產能的利用率是否持續轉化為定價優勢，以及先進測試介面出貨能否跟上多晶片架構的迭代速度。