混合键合之后，再验一次：CPO 的第二道关卡

半导体先进封装正经历从传统电气互连跨入光电融合的关键转折。随着共同封装光学技术将电子芯片与光子芯片通过三维混合键合紧密接合，芯片制造的测试防线正在被彻底改写。过去业界习惯在晶圆切割前进行常规电性检验，然而在光电整合的新架构下，单一晶粒在键合前各自合格，已经无法保证键合后的整体功能完好。产业因而被迫在混合键合之后、最终切割封装之前，新增关键的第二道检测关卡。这道关卡的出现，标志着良率管理的重心从单一元件筛选，转向系统级的键合介面验证，成为决定下一代高速运算模组量产成本与商业化时程的核心变数。

混合键合引发全新物理失效模式

在先进光电整合的制程中，第一道测试主要负责晶圆级的初步筛选，确认电子芯片与光子芯片皆为已知良品，随后再通过微米甚至次微米级的混合键合技术将两者结合。然而，2 颗完全合格的裸晶在经历高温与高压的接合制程后，物理环境的剧烈改变会衍生出全新的失效机制。微小的接点空隙、原子扩散不良、键合对位微幅偏移，甚至是整片晶圆的应力翘曲，都会直接破坏高频电信号与光信号的传输路径。若不在此刻即时拦截，这些潜在缺陷将随着后续切割与昂贵的光学介面封装一路放大，最终导致整组高单价模组报废。第二道测试的战略价值，正是以极高标准将不良整合晶粒阻绝在封装前线。

双面异质同步量测推升设备难度

第二道测试的实施，直接对半导体测试设备提出前所未有的工程挑战。传统测试机台只需处理单面的电性信号，但键合后的光电晶粒必须在同一个物理坐标上，同时完成直流特性、接点导通、电光转换以及高频散射参数的完整检验。这意味着设备架构必须大幅升级为双面晶圆探针系统，机台必须在晶圆朝上一侧使用精细探针卡压触电子芯片，同时在另一侧操控光纤阵列精确对准光子芯片的耦合端口。由于光信号的耦合效率对次微米级的位移极其敏感，晶圆本身的翘曲度、机械结构的微震动以及环境温度的微幅漂移，都会使光功率剧烈耗损，设备必须具备强大的自动寻光算法与微秒级的即时位置补偿能力。

规格升级驱动测试设备进入新周期

这种严苛的量测环境，正在推动测试设备产业迎来一轮典型的规格升级周期。未来的市场竞争核心，将不再局限于设备能否完成单点量测，而是全面转向自动化搜索最佳光耦点的速度、长时间运转下的热漂移抑制能力，以及支持多站平行测试的量产吞吐量。具备双面探针研发实力与高精度光学对位技术的设备制造商，将因此开辟出完全独立于传统电测机台的新料号市场。与此同时，外包封装测试厂也必须重新配置高阶机台产能，以因应光电整合制程中拉长的测试工时。这条由工艺瑕疵催生出的新检测防线，正在重塑先进封装供应链的价值分配结构。

这场围绕第二道测试的技术竞逐，本质上是先进光电封装迈向规模化制造的必经阶段。具备跨领域光电整合能力的探针台与测试设备业者，将直接享有规格定义阶段的溢价红利。接下来应密切追踪晶圆代工龙头在光电异质整合产线的建置节奏，以及光学探针台在量产环境下的稼动率与寻光耗时，这将是辨识产业商业化拐点的最前哨信号。